快速發布采購 管理采購信息

64M-BIT串行閃存雙和四SPI

時間:2019-5-4, 來源:互聯網, 文章類別:元器件知識庫

一般說明
W25Q64BV(64M位)串行閃存為有限的系統提供存儲解決方案空間,針腳和電源。 25Q系列提供的靈活性和性能遠遠超出普通的Serial閃存設備。它們非常適合將代碼映射到RAM,直接從Dual / Quad SPI執行代碼(XIP)并存儲語音,文本和數據。這些器件采用2.7V至3.6V單電源供電電流消耗低至4mA有效,1μA用于斷電。所有設備均以空間提供 -
保存包裹。
可以一次編程。頁面可以以16個組(扇區擦除),128個組(32KB)擦除塊擦除),256個組(64KB塊擦除)或整個芯片(芯片擦除)。 W25Q64BV有2,048可擦除扇區和128個可擦除塊。小的4KB扇區允許更大的靈活性在需要數據和參數存儲的應用程序中。
W25Q64BV支持標準串行外設接口(SPI)和高性能雙/四路輸出以及雙/四路I / O SPI:串行時鐘,片選,串行數據I / O0(DI),I / O1
(DO),I / O2(/ WP)和I / O3(/ HOLD)。支持高達80MHz的SPI時鐘頻率使用快速時,雙輸出的等效時鐘頻率為160MHz,四路輸出的等效時鐘頻率為320MHz讀取雙/四輸出指令。這些傳輸速率可以勝過標準的異步8和16位并行閃存。連續讀取模式允許使用as進行高效的內存訪問很少有8個時鐘的指令開銷來讀取24位地址,允許真正的XIP(就地執行)
操作。
保持引腳,寫保護引腳和可編程寫保護,帶頂部或底部陣列控制,提供進一步的控制靈活此外,該設備支持JEDEC標準制造商和具有64位唯一序列號的設備標識。

特征
SpiFlash Memories系列
- W25Q64BV:64M位/ 8M字節(8,388,608)
標準,雙路或四路SPI
- 標準SPI:CLK,/ CS,DI,DO,/ WP,/保持
- 雙SPI:CLK,/ CS,IO 0,IO 1,/ WP,/保持
- Quad SPI:CLK,/ CS,IO 0,IO 1,IO 2,IO 3
最高性能的串行閃存
- 高達普通串行閃存的6倍
- 80MHz時鐘操作
- 160MHz等效雙SPI
- 320MHz等效Quad SPI
- 40MB / S連續數據傳輸速率
高效的“連續讀取模式”
- 低指令開銷
- 只需8個時鐘即可解決內存問題
- 允許真正的XIP(就地執行)操作
- 優于X16并行閃存

低功率,寬溫度范圍
- 2.7至3.6V單電源
- 4mA有功電流,<1μA斷電(典型值)
- -40°C至+ 85°C的工作范圍
靈活的架構,4KB扇區
- 統一扇區擦除(4K字節)
- 塊擦除(32K和64K字節)
- 超過100,000次擦除/寫入周期
- 超過20年的數據保留
高級安全功能
- 軟件和硬件寫保護
- 頂部或底部,扇區或塊選擇
- 鎖定和OTP保護(1)
- 每個設備的64位唯一ID(1)
節省空間的包裝
- 8引腳SOIC 208密耳
- 8引腳PDIP 300密耳
- 8-pad WSON 8x6-mm
- 16引腳SOIC 300 mil

包裝類型W25Q64BV采用8引腳塑料208密耳寬SOIC(封裝代碼SS)和8x6 mm WSON封裝(包代碼ZE) 300密耳的8引腳PDIP是另一種選擇包選擇。 W25Q64BV還采用16引腳塑料300密耳寬SOIC封裝(包代碼SF)封裝圖和尺寸如圖所示這個數據表。

(/ CS)SPI片選(/ CS)引腳用于使能和禁止器件操作。當/ CS為高電平時,器件為取消選擇,串行數據輸出(DO或IO0,IO1,IO2,IO3)引腳處于高阻態。什么時候取消選擇后,器件功耗將處于待機水平,除非內部擦除,編程或狀態寄存器周期正在進行中。當/ CS變為低電平時,將選擇設備供電消耗量將增加到活動水平,并且可以寫入指令并從中讀取數據設備。上電后,/ CS必須在接受新指令之前從高電平轉換為低電平。

/ CS輸入必須在上電時跟蹤VCC電源電平。如果需要一個上拉電阻/ CS可以用來實現這一點。8.3串行數據輸入,輸出和IO(DI,DO和IO0,IO1,IO2,IO3)W25Q64BV支持標準SPI,雙SPI和四SPI工作。標準SPI指令使用單向DI(輸入)引腳,用于在上升時將指令,地址或數據串行寫入器件串行時鐘(CLK)輸入引腳的邊沿。

標準SPI還使用單向DO(輸出)進行讀取來自器件的數據或狀態在下降沿CLK。雙通道和四通道SPI指令使用雙向IO引腳串行寫入指令,地址或數據在CLK的上升沿到器件,并在器件的下降沿讀取數據或狀態CLK。四SPI指令要求設置狀態寄存器-2中的非易失性四線使能位(QE)。當QE = 1時,/ WP引腳變為IO2,/ HOLD引腳變為IO3。

寫保護(/ WP)寫保護(/ WP)引腳可用于防止寫入狀態寄存器。用于與狀態寄存器的塊保護(SEC,TB,BP2,BP1和BP0)位和狀態相結合寄存器保護(SRP)位,部分或整個存儲器陣列可以受硬件保護。

/ WP引腳低電平有效。當狀態寄存器-2的QE位設置為四I / O時,/ WP引腳(硬件寫操作)由于此引腳用于IO2,因此無法使用保護功能。 HOLD(/ HOLD)/ HOLD引腳允許器件在主動選擇時暫停。當/ HOLD變低時,當/ CS為低電平時,DO引腳將處于高阻態,DI和CLK引腳上的信號將被忽略(不在乎)。

當/ HOLD變為高電平時,器件操作可以恢復。 / HOLD功能可以當多個設備共享相同的SPI信號時很有用。 / HOLD引腳為低電平有效。當。。。的時候狀態寄存器-2的QE位設置為四I / O,由于該引腳為/ HOLD引腳功能不可用用于IO3。

有關Quad I / O操作的引腳配置,串行時鐘(CLK)SPI串行時鐘輸入(CLK)引腳提供串行輸入和輸出操作的時序

功能說明
SPI操作
標準SPI指令
W25Q64BV通過SPI兼容總線訪問,該總線由四個信號組成:串行時鐘(CLK),片選(/ CS),串行數據輸入(DI)和串行數據輸出(DO)。標準SPI指令使用DI輸入引腳在上升沿將串行指令,地址或數據寫入器件CLK。 DO輸出引腳用于在下降沿CLK從器件讀取數據或狀態。
SPI總線操作支持模式0(0,0)和3(1,1)。模式0和模式0之間的主要區別當SPI總線主機處于待機狀態且數據為時,模式3涉及CLK信號的正常狀態沒有被轉移到串行閃存。對于模式0,CLK信號在下降和下降時通常為低電平/ CS的上升沿。對于模式3,CLK信號在/ CS的下降沿和上升沿通常為高電平。
雙SPI指令
使用“快速讀取雙輸出和雙I / O”時,W25Q64BV支持雙SPI操作(3B和BB hex)說明。這些指令允許數據以2到2傳輸到設備或從設備傳輸普通串行閃存設備的三倍速率。雙讀指令非常適合快速使用在加電(代碼陰影)或執行非速度關鍵代碼時將代碼下載到RAM直接來自SPI總線(XIP)。使用雙SPI指令時,DI和DO引腳變為
雙向I / O引腳:IO0和IO1。

四SPI指令使用“快速讀取四路輸出”,“快速讀取”時,W25Q64BV支持四路SPI操作Quad I / O“和”Octal Word Read Quad I / O“(分別為6B,EB和E3 hex)。這些說明允許要傳輸到設備或從設備傳輸的數據是普通串行閃存速率的四到六倍。四方讀取指令顯著提高了連續和隨機訪問傳輸速率允許快速代碼遮蔽到RAM或直接從SPI總線(XIP)執行。使用Quad SPI時指令DI和DO引腳變為雙向IO0和IO1,/ WP和/ HOLD引腳變為分別為IO2和IO3。四SPI指令要求狀態中的非易失性四線使能位(QE)注冊2將被設置。

保持功能/ HOLD信號允許W25Q64BV操作在主動選擇時暫停(當/ CS為時)低)。在共享SPI數據和時鐘信號的情況下,/ HOLD功能可能很有用其他設備。例如,考慮在優先級中斷時是否僅部分寫入頁緩沖區需要使用SPI總線。

在這種情況下,/ HOLD功能可以保存指令的狀態和緩沖區中的數據,因此一旦總線再次可用,編程就可以從停止的地方恢復該/ HOLD功能僅適用于標準SPI和雙SPI操作,而不適用于Quad SPI。要啟動/ HOLD條件,必須在/ CS為低電平時選擇器件。

A / HOLD條件將激活如果CLK信號已經為低電平,則在/ HOLD信號的下降沿。如果CLK已經不低了/ HOLD條件將在CLK的下一個下降沿之后激活。 / HOLD條件將終止于如果CLK信號已經為低電平,則/ HOLD信號的上升沿。如果CLK尚未低/ HOLD條件將在CLK的下一個下降沿之后終止。

在/ HOLD條件期間,串行數據輸出(DO)為高阻抗,忽略串行數據輸入(DI)和串行時鐘(CLK)。芯片選擇(/ CS)信號應在/ HOLD操作的整個持續時間內保持有效(低)以避免重置設備的內部邏輯狀態

寫保護
使用非易失性存儲器的應用必須考慮噪聲和其他噪聲的可能性可能危及數據完整性的不利系統條件。 為了解決這個問題,W25Q64BV提供了幾種保護數據免受無意寫入的方法。
10.2.1寫保護功能
•當VCC低于閾值時,設備復位
•上電后延時寫入禁用
•編程和擦除后寫入啟用/禁用指令和自動寫入禁用
•使用狀態寄存器進行軟件和硬件(/ WP引腳)寫保護
•使用掉電指令進行寫保護
•鎖定寫保護,直到下次上電(1)
•一次性程序(OTP)寫保護(1)

上電或掉電時,W25Q64BV將保持復位狀態,而VCC低于V WI的閾值,重置時,全部操作已禁用,并且未識別任何指令。在上電期間和VCC電壓之后如果超過V WI,則對于t PUW的時間延遲,進一步禁用所有編程和擦除相關指令。這個包括寫使能,頁編程,扇區擦除,塊擦除,芯片擦除和寫狀態注冊說明。

請注意,芯片選擇引腳(/ CS)必須在上電時跟蹤VCC電源電平,直到達到VCC-min水平和t VSL時間延遲。如果需要,可以使用/ CS上的上拉電阻完成這個。上電后,器件通過狀態寄存器寫操作自動進入寫禁止狀態啟用鎖存器(WEL)設置為0.必須在頁面編程,扇區之前發出寫入啟用指令將接受擦除,芯片擦除或寫入狀態寄存器指令。完成一個程序后,擦除或寫入指令將寫入使能鎖存器(WEL)自動清除為寫入禁用狀態0。

使用寫入狀態寄存器指令和設置便于軟件控制的寫保護狀態寄存器保護(SRP0,SRP1)和塊保護(SEC,TB,BP2,BP1和BP0)位。這些設置允許將部分或全部內存配置為只讀。與...一起使用寫保護(/ WP)引腳,可以在硬件下啟用或禁用對狀態寄存器的更改控制。掉電指令提供了一個額外的寫保護級別,因為除了釋放掉電之外,所有指令都被忽略指令。

控制和狀態寄存器
Read Status Register-1和Status Register-2指令可用于提供狀態閃存陣列的可用性,如果設備被寫入啟用或禁用,則寫入狀態保護和Quad SPI設置。寫狀態寄存器指令可用于配置器件寫保護功能和Quad SPI設置。對狀態寄存器的寫訪問權限由非易失性狀態寄存器保護位(SRP0,SRP1),寫使能指令和的狀態
在某些情況下/ WP引腳。
BUSY是狀態寄存器(S0)中的只讀位,當器件執行a時,該位被設置為1狀態
頁面編程,扇區擦除,塊擦除,芯片擦除或寫入狀態寄存器指令。在這設備將忽略除讀取狀態寄存器和擦除暫停之外的其他指令的時間指令(參見交流特性中的t W,t PP,t SE,t BE和t CE)。當程序,擦除或寫入狀態寄存器指令完成后,BUSY位將被清除為0狀態,表示器件已就緒有關進一步說明。
寫使能鎖(WEL)
寫使能鎖存器(WEL)是狀態寄存器(S1)中的只讀位,在執行a后設置為1
寫使能指令。當器件禁止寫入時,WEL狀態位清0。一個寫上電或在以下任何指令之后發生禁用狀態:寫入禁用,頁面程序,扇區擦除,塊擦除,芯片擦除和寫狀態寄存器。

塊保護位(BP2,BP1,BP0)
塊保護位(BP2,BP1,BP0)是狀態寄存器中的非易失性讀/寫位(S4,S3和S2)提供寫保護控制和狀態??梢允褂脤懭霠顟B設置塊保護位寄存器指令(參見交流特性中的t W)。所有,沒有或部分存儲器陣列都可以受編程和擦除指令保護(參見狀態寄存器存儲器保護表)。該塊保護位的出廠默認設置為0,沒有任何陣列受保護。
頂部/底部塊保護(TB)
非易失性頂部/底部位(TB)控制塊保護位(BP2,BP1,BP0)是否可以保護數組的Top(TB = 0)或Bottom(TB = 1),如狀態寄存器存儲器保護表所示。出廠默認設置為TB = 0??梢允褂脤憼顟B寄存器指令設置TB位取決于SRP0,SRP1和WEL位的狀態。
扇區/塊保護(SEC)
非易失性扇區保護位(SEC)控制塊保護位(BP2,BP1,BP0)是否保護4KB陣列的頂部(TB = 0)或底部(TB = 1)中的扇區(SEC = 1)或64KB塊(SEC = 0)在狀態寄存器內存保護表中。默認設置為SEC = 0。

說明W25Q64BV的指令集由27個完全控制的基本指令組成通過SPI總線。指令從Chip的下降沿開始選擇(/ CS)。時鐘輸入DI輸入的第一個數據字節提供指令代碼。關于DI的數據輸入在時鐘的上升沿采樣,最高有效位(MSB)優先。指令的長度從單個字節到幾個字節不等,可能后跟地址字節,數據字節,虛擬字節(不關心),在某些情況下,組合。說明書已完成邊緣/ CS的上升沿。每條指令的時鐘相對時序圖包含在圖4中所有讀取指令都可以在任何時鐘位之后完成。但是,所有說明寫,編程或擦除必須在字節邊界上完成(/ CS在完整的8位后驅動為高電平但是指令將被終止。此功能進一步保護設備免受攻擊無意中寫道。此外,在編程或擦除存儲器時,或狀態時正在寫入寄存器,除了讀取狀態寄存器之外的所有指令都將被忽略,直到程序為止或擦除周期已完成。

技術文章分類
相關技術文章
本道日本巨乳在线看